Ein Speicherrang ist ein Satz von DRAM-Chips, die mit demselben Chipsatz verbunden sind, auf die daher gleichzeitig zugegriffen wird. In der Praxis teilen sich alle DRAM-Chips alle anderen Befehls- und Steuersignale, und nur die Chipauswahlstifte für jeden Rang sind getrennt (die Datenstifte werden über Ränge hinweg geteilt).
Der Begriff Rang wurde von JEDEC, der Memory Industry Standards Group, erstellt und definiert. Bei einem DDR-, DDR2- oder DDR3-Speichermodul verfügt jeder Rang über einen 64-Bit-breiten Datenbus (72 Bit breit bei DIMMs, die ECC unterstützen). Die Anzahl der physikalischen DRAMs hängt von ihren individuellen Breiten ab. Zum Beispiel würde ein Rang von × 8 (8 Bit breit) DRAMs aus acht physischen Chips bestehen (neun, wenn ECC unterstützt wird), aber ein Rang von × 4 (4 Bit breit) DRAMs würde aus 16 physischen Chips bestehen (18, wenn ECC unterstützt wird). Moderne DIMMs können aus einem Rang (Single Rank), zwei Rängen (Dual Rank), vier Rängen (Quad Rank) oder acht Rängen (Octal Rank) bestehen.
Es gibt nur einen kleinen Unterschied zwischen einem Dual-Rank-UDIMM und zwei Single-Rank-UDIMMs im selben Speicherkanal, abgesehen davon, dass sich die DRAMs auf verschiedenen Leiterplatten befinden. Die elektrischen Verbindungen zwischen dem Speichercontroller und den DRAMs sind nahezu identisch (mit der möglichen Ausnahme, welcher Chip zu welchen Rängen gehört). Die Erhöhung der Anzahl der Ränge pro DIMM soll hauptsächlich die Speicherdichte pro Kanal erhöhen. Zu viele Ränge im Kanal können zu übermäßigem Laden führen und die Geschwindigkeit des Kanals verringern. Einige Speichercontroller haben auch eine maximal unterstützte Anzahl von Rängen. Die DRAM-Last auf dem Befehls- / Adressbus (CA) kann durch Verwendung von registriertem Speicher reduziert werden.
