Un rang de mémoire est un ensemble de puces DRAM connectées à la même puce de sélection, qui sont donc accessibles simultanément. En pratique, toutes les puces DRAM partagent tous les autres signaux de commande et de contrôle, et seules les broches de sélection de puce pour chaque rang sont séparées (les broches de données sont partagées entre les rangs).
Le terme rank a été créé et défini par JEDEC, le groupe de normalisation de l’industrie de la mémoire. Sur un module de mémoire DDR, DDR2 ou DDR3, chaque rang dispose d’un bus de données de 64 bits de large (72 bits de large sur les modules DIMM prenant en charge ECC). Le nombre de DRAMs physiques dépend de leurs largeurs individuelles. Par exemple, un rang de DRAMs ×8 (8 bits de large) consisterait en huit puces physiques (neuf si ECC est pris en charge), mais un rang de DRAMs ×4 (4 bits de large) consisterait en 16 puces physiques (18, si ECC est pris en charge). Plusieurs rangs peuvent coexister sur un seul DIMM, et les DIMM modernes peuvent se composer d’un rang (rang unique), de deux rangs (rang double), de quatre rangs (rang quadruple) ou de huit rangs (rang octal).
Il n’y a qu’une petite différence entre un UDIMM de rang double et deux UDIMM de rang unique dans le même canal mémoire, à part le fait que les DRAM résident sur des PCB différents. Les connexions électriques entre le contrôleur de mémoire et les DRAMs sont presque identiques (à l’exception possible des choix de puces allant à quels rangs). L’augmentation du nombre de rangs par DIMM est principalement destinée à augmenter la densité de mémoire par canal. Un trop grand nombre de rangs dans le canal peut entraîner une charge excessive et diminuer la vitesse du canal. De plus, certains contrôleurs de mémoire ont un nombre maximum de rangs pris en charge. La charge DRAM sur le bus de commande / adresse (CA) peut être réduite en utilisant la mémoire enregistrée.
