メモリランクは、同じチップセレクトに接続されたDRAMチップのセットであり、同時にアクセスされます。 実際には、すべてのDRAMチップは他のすべてのコマンドおよび制御信号を共有し、各ランクのチップセレクトピンのみが独立しています（データピンは
ランクという用語は、メモリ業界標準グループであるJEDECによって作成され、定義されました。 DDR、DDR2、またはDDR3メモリモジュールでは、各ランクに64ビット幅のデータバス（ECCをサポートするDimmでは72ビット幅）があります。 物理Dramの数は、個々の幅によって異なります。 たとえば、×8（8ビット幅）Dramのランクは8つの物理チップ（ECCがサポートされている場合は9つ）で構成されますが、×4（4ビット幅）Dramのランクは16の物理チ 1つのDIMM上に複数のランクを共存させることができ、最新のDimmは1ランク（シングルランク）、2ランク（デュアルランク）、4ランク（クワッドランク）、または
Dramが異なるPcb上に存在することを除いて、同じメモリチャネル内のデュアルランクUDIMMと二つのシングルランクUdimmの間には少しだけ違いがあります。 メモリコントローラとDramとの間の電気的接続はほぼ同じです（どのチップがどのランクに行くかを選択する場合を除いて）。 DIMMあたりのランク数の増加は、主にチャネルあたりのメモリ密度を増加させることを目的としています。 チャネル内のランクが多すぎると、過度の負荷が発生し、チャネルの速度が低下する可能性があります。 また、一部のメモリコントローラには、サポートされている最大ランク数があります。 登録されたメモリを使用することで、コマンド/アドレス(CA)バスのDRAM負荷を低減できます。
