Un memory rank è un insieme di chip DRAM collegati allo stesso chip select, a cui si accede quindi contemporaneamente. In pratica tutti i chip DRAM condividono tutti gli altri segnali di comando e controllo, e solo i pin di selezione del chip per ogni rango sono separati (i pin dei dati sono condivisi tra i ranghi).
Il termine rank è stato creato e definito da JEDEC, il gruppo degli standard di settore della memoria. Su un modulo di memoria DDR, DDR2 o DDR3, ogni rank ha un bus dati a 64 bit (72 bit su DIMM che supportano ECC). Il numero di DRAM fisiche dipende dalla loro larghezza individuale. Ad esempio, un rango di DRAM ×8 (8-bit wide) consisterebbe in otto chip fisici (nove se ECC è supportato), ma un rango di DRAM ×4 (4-bit wide) consisterebbe in 16 chip fisici (18, se ECC è supportato). Più ranghi possono coesistere su un singolo modulo DIMM, e DIMM moderni possono essere costituiti da un rango (singolo rango), due ranghi (doppio rango), quattro ranghi (quad rango), o otto ranghi (rango ottale).
C’è solo una piccola differenza tra un UDIMM dual rank e due UDIMM single-rank nello stesso canale di memoria, a parte il fatto che le DRAM risiedono su PCB diversi. I collegamenti elettrici tra il controller di memoria e le DRAM sono quasi identici (con la possibile eccezione di quale chip seleziona vai a quali ranghi). Aumentare il numero di ranghi per DIMM è principalmente destinato ad aumentare la densità di memoria per canale. Troppi ranghi nel canale possono causare un carico eccessivo e ridurre la velocità del canale. Anche alcuni controller di memoria hanno un numero massimo supportato di ranghi. Il carico DRAM sul bus command/address (CA) può essere ridotto utilizzando la memoria registrata.
